外置SRAM通常配有一個并行接口?？紤]到大多數基于SRAM的應用的存儲器要求，選擇并行接口并不令人驚訝。對于已經(和仍在)使用SRAM的高性能(主要是緩存)應用而言，與串行接口相比，并行接口擁有明顯優(yōu)勢。但這種情況似乎即將改變。
 
雖然能夠提供高于串行接口的性能，但并行接口也有劣勢。其中比較明顯的是，無論是從電路板空間還是從引腳數要求的角度而言，并行接口的尺寸遠遠大于串行接口。例如一個簡單的4Mb SRAM最多可能需要43個引腳才能與一個控制器相連。在使用一個4Mb SRAM時，我們的要求可能如下：
 
A.最多存儲256K的16位字
 
B.最多存儲512K的8位字

對于“A”，我們需要使用18個引腳來選擇一個地址(因為存在2^18種可能)，并另需使用16個引腳來進行實際上的數據輸入/輸出。除了這34個引腳之外，使能我們還需要更多連接來實現使能芯片、使能使能輸出、使能使能寫入等功能。對于“B”，我們需要的引腳相對較少：19個引腳用于選擇地址，8個用于輸入/輸入。但開銷(使能芯片、使能寫入等)保持不變。對于一個容納這些引腳的封裝而言，僅從面積的角度而言，其尺寸已經很大。
 
一旦地址被選擇后，一個字(或其倍數)將被快速讀取或寫入。對于需要較高存取速度的應用而言，這些SRAM是理想選擇。在使用SRAM的大多數常見系統(tǒng)中，這種優(yōu)勢使得“太多引腳”的劣勢變得可以忽略不計，這些系統(tǒng)的控制器需要執(zhí)行極其復雜的功能，因此需要一個很大的緩存。過去這些控制器通常較大，配有足夠的接口引腳。控制器較小、引腳較少的應用不得不湊合使用嵌入式RAM。
 
在一個配備串行接口的存儲器芯片中，位元是被串行存取的(一次存取1位到4位)。與并行接口相比，這使得串行接口更加簡單和小巧，但通常吞吐量也更小。這個劣勢讓大多數使用SRAM的系統(tǒng)棄用了串行接口。盡管如此新一代應用的存儲器要求有可能很快打破引腳數和速度之間的平衡。

關鍵詞：SRAM